課程大綱

課程資訊
學年期 Semester	1142	課程代碼 Course Code	EE5024701
課程名稱 Course Title	鎖相迴路電路設計 Design of Phase-Locked Loop Circuit
學分數 Credits	3	選必修 Required/Elective	選修 /半學年
上課時間教室 Time/Location	W6(T2-510) W7(T2-510) W8(T2-510)
先修課程 Prerequisite(s)
授課教師 Lecturer	姚嘉瑜 Chia-Yu Yao
專業核心能力 Core Professional Competencies

以下課程內容資料由授課教師提供
課程相關網址 Course Website	http://
課程宗旨 Objective of The Course	經由課堂講解、作業及小專題，使學生了解鎖相迴路電路各個單元之原理與設計方法，奠定其未來就業之基礎
課程大綱 Outline of Lectures	1.壓控振盪器。 2.鎖相迴路原理。 3.整數型頻率合成器設計。 4.分數型頻率合成器設計。 5.延遲鎖定迴路設計。 1.Voltage controlled oscillators (VCOs) 2.Principle of phase-locked loops (PLLs) 3.Frequency synthesizers – integer-n type 4.Frequency synthesizers – fractional-n type 5.Delay-locked loops (DLLs)
教科書 Textbook	課程講義
參考書目 References	Behzad Razavi, “Design of Analog CMOS Integrated Circuits”, McGraw-Hill.
修課學生須知 Notice of course enrollment
評量方式 Grading	期中考 50%，期末專題 50%
備註說明 Note